[转帖]頻率高達3200MHz！DDR4有望明年上市 - JBTALKS.CC

转载自impresswatch中文网

两种规格DDR4并存?
　　据报新一代的DDR4内存将会拥有两种规格。根据多位半导体业界相关人员的介绍，DDR4内存将会是Single-endedSignaling( 传统SE信号)方式DifferentialSignaling( 差分信号技术 )方式并存。其中AMD公司的PhilHester先生也对此表示了确认。预计这两个标准将会推出不同的芯片产品，因此在DDR4内存时代我们将会看到两个互不兼容的内存产品。

　　据介绍美国JEDEC将会在不久之后启动DDR4内存峰会，而这也标志着DDR4标准制定工作的展开。一般认为这样的会议召开之后新产品将会在3年左右的时间内上市，而这也意味着我们将可能在2011年的时候使用上DDR4内存，最快也有可能会提前到2010年。
　　JEDEC表示在7月份于美国召开的存储器大会MEMCON07SanJose上时就考虑过DDR4内存要尽可能得继承DDR3内存的规格。使用Single-endedSignaling( 传统SE信号)信号方式则表示64-bit存储模块技术将会得到继承。不过据说在召开此次的DDR4峰会时，DDR4 内存不仅仅只有Single-endedSignaling方式，大会同时也推出了基于微分信号存储器标准的DDR4内存。
　　因此DDR4内存将会拥有两种规格。其中使用Single-endedSignaling信号的DDR4内存其传输速率已经被确认为1.6～3.2Gbps，而基于差分信号技术的DD4内存其传输速率则将可以达到6.4Gbps。由于通过一个DRAM实现两种接口基本上是不可能的，因此DDR4内存将会同时存在基于传统SE信号和微分信号的两种规格产品。

　　
　　●明年春季可看到最新动向
　　很久之前JEDEC就开始通过非正式的“NGM(NewGenerationMemory)”对外展示高速存储器规格的相关设想。NGM的想法是在高速化上采用两种不同的信号方式。但是目前相关的想法只有在最近举行的Micron Technology出现了一下。同时通过JEDEC的内部峰会我也无法预测会做出什么样的发展。
　　不过我听说NGM曾经是DDR3内存的候选标准。不在DDR3内存方面,NGM也曾反对微分信号方言式。因此可以推测此次两种方式并行发展应该是一个折中的方案。
　　而在今年举行的一年一度的WinHEC大会上可以看到两个发展计划都在进行中。应该说Micron，WinHEC算得上是DDR3时代的代表，而通过WinHEC获得的信息以及发展路线图来看两种规格将会并行发展。同时从三星半导体的路线图来看，DDR4只是被作为DDR3内存的继任者。因此在目前这个阶段，两种标准的产品同时发展似乎是受到了DRAM厂商的一致认可。同时根据存储器业界人氏的消息，虽然是两种规格，但是相关的研发却不会一分为二。

　　
　　不过现在，DDR4内存将会分为传统SE信号和微分信号的两种规格产品已经基本上确定了。同时从相关的产品命名来看，也与Micron的路线图很接近。因此这个折中的方案算是真正被采用了。但是现在DDR4内存究竟会朝哪个方向发展还处于迷雾之中。一般来说NGM的Micron则主要推动向微分信号方向发展，但是三星公司在之前就已经提出过要发展串行接口DRAM的想法，并且对高速DRAM的开发有着很高热情。
　在DRAM进行规格化的时候会出现各种各样的情况，大型DRAM厂商与CPU厂商的强强组合往往在背后对规格的发展方向起着很大的影响。因此在这个里面不仅仅只是DRAM厂商，CPU厂商也起决定作用。通常来说Intel与Samsung，AMD与Micron的组合是最为常见的。不过这一次却还搞不清楚究竟谁在带路。不过现在可以肯定的是CPU厂商反面会更期待早日推出支持更高传输速率的DRAM产品。
　　●CPU架构的变化期待望高传输速率DRAM
　　现在如果有CPU厂商进行交流的话，必然会提到“今后存储器将会成为发展的瓶颈”的意见。现在迅猛发展的多核心CPU确实是对DRAM的高传输率提出了更高的要求。目前在进行CPU开发的时候，为了解决内存上的瓶颈。每一代内存都不断得在容量上进行扩充。在单线程应用里凭借现有的将不会影响到CPU，同时由于避免了内存存取的障碍，因此可以通过单线程性能的提升持续提升CPU的性能。
　　但是现在的问题就是CPU正在朝着多核心方向发展。与以前的处理器相比，现在CPU越来越注意多线程性能的影响。特别是当CPU将GPU核心也集成在一起的话，那么现有的通用CPU的设计就开始跟不上了，在这个时候外部存储器的带宽就开始变得越来越重要。同时CPU也开始与GPU一样对存储器带宽提出了新的要求。
　　当然如果新一代的混合多核心处理器发展到一定程度的话，那么内存带宽的上需求就会与GPU达到同等水平。因此就有必要进一步提升存储器的带宽。目前最好的例子就是XDRDRAM目前已经实现了25.6GB/s的数据带宽。这种运算能力差不多相当于200GFLOPS。因此今后的CPU如果以最终实现1TFLOPS作为目标的话，那么就必须将CellB.E.no的带宽提升4倍，那么这样算来6.4Gbps的传输速率和128-bit的存储器接口就是必须的。
　　●当前主流DRAM发展模式将发生变化
　　考虑到CPU当前的情况的话，就不难理解DDR4目前的状况。Intel公司在RDRAM上遭遇失败之后，则重新回到了JEDEC内存规格的路线上来。不过AMD公司目前对于业界内存的标准也并没有支持。因此此次单信号高传输内存的开发则需要通过JEDEC使之规格化。因此对他们来说，理想的情况是JEDEC作为当前主流的内存规格制定高速DRAM的普及也推广，从而进一步降低标准内存产品的价格。
　　不过目前的情况还不明朗。最主要的是因为当前有两种规格。以胶JEDEC内存只制定了一种主流DRAM标准，而大部分的DRAM厂商也都按照这个标准进行生产。因此对于系统生产商们来说也可以自由得选择内存产品。同时由于DRAM厂商之间存在的竞争，也导致内存产品价格不断走低。但是这一次在DDR4内存的开发上却同时存在两个标准，这则就让人产生了相当的疑问。不过这也预示着将来主流DRAM的多展也将会向多样化方向前进。
●串行DRAM是一个方向吗?
　　Intel和Samsung在以前曾经想过将DRAM的接口进行串行化。特别是INTEL公司已经对外公布了全部的串行I/O,并且指出这将会是DRAM发展最后的挑战。而此次DDR4的分化发展则与Intel的理想是符合的。
　　应该说FB-DIMM内存产品可以算作是串行化的一个尝试。由于在串行传输过程中设置了缓存，从而实现了存储器的高速化与容量扩大的发展理想。如果坚持这条线路的话，那么DRAM接口肯定会向串行方向发展。
　　DDR4发展的分向，技术将会成为要点。这点可以通过微分信号了解到，不过问题是时钟是否是嵌入式。如果是嵌入式时钟就会成为PCIExpressraiku的串行接口，这样数据传输将会变得更容易。
　　总的来说，目前DDR4内存技术鲜明点并不多。同时在市场性方面与先行开发的Rambus的XDRDRAM有一定的重合。因此XDRDRAM内存将会是DDR4内存最大的障碍。同时由于会存在侵范Rambus的专利困绕。因此对于这一点将会是JEDEC今后的主要讨论论题。